PAT-NO:

JP363296281A

DOCUMENT-IDENTIFIER: JP 63296281 A

TITLE:

SEMICONDUCTOR DEVICE

PUBN-DATE:

December 2, 1988

INVENTOR-INFORMATION:

NAME

KASE, MASATAKA

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTD

N/A

APPL-NO:

JP62129778

APPL-DATE:

May 28, 1987

INT-CL (IPC): H01L029/78

US-CL-CURRENT: 257/332

ABSTRACT:

PURPOSE: To reduce parasitic capacitances and increase the operation speed of a semiconductor device by a method wherein a current applied between 1st and 3rd impurity regions is controlled by a voltage applied to a control electrode formed on the side of a 2nd impurity region with an insulating film between.

CONSTITUTION: A pillar-shape structure composed of a source region 1, a P-type impurity region 2 and a drain region 3 is formed inside a gate electrode 5 with a silicon oxide film 4 between. The gate electrode 5 is so formed as to surround the side of the P-type impurity region 2 with the silicon oxide film 4 between. With this constitution, P-N junctions between the source and drain regions 1 and 3 which are N-type impurity regions and the P-type impurity region 2 exist only inside the gate electrode 5 with the silicon oxide film 4 between so that the capacitances of the P-N junctions parasitizing the source region 1 and the drain region 3 can be reduced and, as the gate width of the gate electrode 5 is enlarged, the operation speed of the device can be increased.

COPYRIGHT: (C)1988,JPO&Japio

⑲ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭63 - 296281

⑤Int Cl 4

識別記号 广内整理番号

❸公開 昭和63年(1988)12月2日

H 01 L 29/78

321

V-8422-5F

審査請求 未請求 発明の数 1 (全7頁)

9発明の名称 半導体装置

②特 願 昭62-129778

纽出 願 昭62(1987)5月28日

⑫発 明 者 加 勢

正 隆

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

①出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

现代 理 人 弁理士 青木 朗 外3名

明 知 書

1. 発明の名称

半導体装置

2. 特許請求の範囲

1. 基板 (6,60) 上に形成された一導電型の 第1の不純物領域 (1) と、

該第1の不純物領域(1)上に形成され、該第 1の不純物領域(1)と反対導電型の第2の不純 物領域(2)と、

該第2の不純物領域(2)上に形成され、前記 第1の不純物領域(1)と同じ一導電型の第3の 不純物領域(3,30)と、

前記第2の不純物領域(2)の側部を囲繞する ように絶縁膜(4)を介して形成された制御電極 (5)と、

を具備し、前記制御電極 (5) に印加する電圧により前配第1の不純物領域 (1) と前配第3の不純物領域 (3,30) との間の電波の流れを制御することを特徴とする半導体装置。

2. 前記基板 (6) は、前記第1の不純物領域

と反対導電型の半導体で構成されている特許請求 の範囲第1項に記載の装置。

- 3. 前記基板 (60) は、前記第1の不純物領域 と同じ一導電型の半導体で構成されている特許請 求の範囲第1項に記載の装置。
- 4. 前記第3の不統物領域(30) は、前記第2 の不純物領域(2)に接した低不純物濃度領域 (30a)と該低不純物濃度領域(30a)上に形成され、 該低不純物濃度領域(30a)よりも高い不純物濃度 の高不純物濃度領域(30b)とを備えている特許請 求の範囲第1項に記載の装置。

3. 発明の詳細な説明

(概 要)

半導体装置であって、一導電型の第1の不純物 領域と、第1の不純物領域と反対導電型の第2の 不純物領域と、第1の不純物領域と同じ一導電型 の第3の不純物領域とを順に基板上に積層し、第 2の不純物領域の側部を囲掠するように絶縁膜を 介して制御電極を形成し、制御電極に印加する電 圧により第1の不純物領域と第3の不純物領域と の間の電流の流れを制御することによって、寄生容量が小さくて高速動作を行える小型の縦型 MIS トランジスタの提供を可能とする。

〔産業上の利用分野〕

本発明は、半導体装置に関し、特に、縦型 HIS トランジスタに関する。

(従来の技術)

第6図は従来の一般的な MISトランジスタを示す断面図であり、N・型の MISトランジスタである。

第6図に示される MISトランジスタは、P型半導体の基板160 内にN・型不純物領域のドレイン領域130 およびソース領域110 がそれぞれ形成されていて、これらドレイン領域130 およびソース領域110 間の基板160 上にシリコン酸化膜(SiOz 膜)140を介してポリシリコンより成るゲート電極150 が形成されたものである。

上述した従来の一般的な MISトランジスタは、

電波の流れを制御するようになされている。

(発明が解決しようとする問題点)

上述したように、従来の一般的な MISトランジスタ (模型 MISトランジスタ) は、素子の小型化には限度があり、また、ソース領域110 およびドレイン領域130 が有する曲率部110a,130a のために素子の耐圧が低いという問題点がある。

また、従来の経型 MISトランジスタ(U-MIS PET) は、ソース領域101 、P型不純物領域102 およびドレイン領域103 が経方向に積層されているため素子の小型化に有利であり、また、ソース領域101 およびドレイン領域103 には曲率部が存在しないために素子を高耐圧にすることが可能である。

しかし、この従来の経型 MISトランジスタは、ソース領域101 およびドレイン領域103 とP型不純物領域102 とのPN接合個所が大きく、ソース領域101 およびドレイン領域103 に寄生する接合容量の値が大きくなり、素子に高速動作を行わせ

基板160 の上部だけを利用した機型の MISトランジスタであり、ドレイン領域130 、ソース領域110 およびゲート電極150 を同一平面内に確保しなければならないために素子の小型化には限度がある。また、模型 MISトランジスタのソース領域110 およびドレイン領域130 には、それぞれ曲率部110a および130aが存在しているために素子の耐圧が低いという問題点がある。

このような模型 HISトランジスタに対して、従来、第7図に示されるような縦型 HISトランジスタ(U-MIS FET)が提案されている。この縦型 HISトランジスタは、アイソレーション100 の間におけるP型半導体の基板106 上にN・型不純物領域のソース領域101 、P型不純物領域102 およびN・型不純物領域のドレイン領域103 を積層し、中央にU字溝を掘ってポリシリコン領域のゲート電極105 を形成したものである。このゲート電極105 は、U字溝の内部にシリコン酸化膜104 を介して形成され、ゲート電極105 に印加する電圧によりソース領域101 とドレイン領域103 との間の

ることができない問題点がある。

本発明は、上述した従来形の半導体装置の有する問題点に鑑み、一導電型の第1の不純物領域と、第1の不純物領域と反対導電型の第2の不純物領域と反対導電型の第3の不純物領域とを順に基板上に積層し、第2の不純物領域とを順に基板上に積層し、第2の不純物領域を形成し、制御電極に印加する電圧により第1の不純物領域と第3の不純物領域との間の流れを制御することによって、寄生容量が小さくて高速動作を行える小型の経型 MISトランジスタの提供を目的とする。

(問題点を解決するための手段)

本発明によれば、基板 6,60 上に形成された一 専電型の第1の不純物領域1と、該第1の不純物 領域1上に形成され、該第1の不純物領域1と反 対導電型の第2の不純物領域2と、該第2の不純 物領域2上に形成され、前記第1の不純物領域1 と同じ一導電型の第3の不純物領域3,30 と、前 記第2の不純物領域2の側部を囲繞するように絶縁膜4を介して形成された制御電極5と、を具備し、前記制御電極5に印加する電圧により前記第1の不純物領域1と前記第3の不純物領域3.30との間の電流の流れを制御することを特徴とする半導体装置が提供される。

(作用)

上述した構成を有する本発明の半導体装置によれば、一導電型の第1の不純物領域1、第1の不純物領域と反対導電型の第2の不純物領域2および第1の不純物領域と同じ一導電型の第3の不純物領域3が基板6,60上に積層され、この第2の不純物領域2の側部を囲繞するように絶縁膜4を介して制御電極5が形成される。

これにより、従来の秘型 MISトランジスタと比して、第1の不純物領域1および第3の不純物領域3と第2の不純物領域2との接合個所は、絶縁膜4を介して制御電極5の内側だけとなり、第1の不純物領域1および第3の不純物領域3に寄生

第2図から明らかなように、本実施例の縦型 MISトランジスタは、ゲート電極5の内側にシリコン酸化膜4を介して柱状のソース領域1、P型 不純物領域2およびドレイン領域3が形成されている。すなわち、N・型不純物領域のソース領域 する接合容量の値は小さくなる。また、制御電極 5 が絶縁限4を介して第2の不純物領域2の側部 を囲繞するように形成されているため、制御電極 5 の幅は広くなる。従って、素子の動作速度を高 速化することができる。さらに、従来の模型 MIS トランジスタと比して、第1の不純物領域1およ び第3の不純物領域3には曲率部が存在しないた めに素子を高耐圧にすることができる。

(事炼例)

以下、図面を参照して本発明に係る半導体装置の実施例を説明する。

第1図は本発明に係る半導体装置の一実施例を 示す断面図であり、第2図は第1図の半導体装置 を真上から見た図である。

第1図に示されるように、本実施例の縦型 MIS トランジスタ(N型 MIS PET)は、P型半導体の基板 6 上に N・型不純物領域のソース領域 1、P型不純物領域 2 および N・型不純物領域のドレイン領域 3 が柱状に積層されている。そして、柱状

1およびドレイン領域3とP型不統物領域2とのPN接合個所は、シリコン酸化膜4を介してゲート電極5の内側だけで、従来の縦型 MISトランジスタよりも遙かに小さい(PN接合の面積が少ない)ので、ソース領域1およば小さくなる。また、ゲート電極5がシリコン酸化膜4を介してPN接合の容量の値にするに、がか領域2の側部を囲焼するに形成ななる。従って、素子の動作速度を高速化することができる。と、ソース領域1およびドレイン領域3には曲率できる。

次に、第3図を参照して第1図の半導体装置の 製造工程を説明する。

まず、第3図(a)に示されるように、P型シリコン基板6上に窒化シリコン膜(SiaNa膜)81をパターニングし、シリコン酸化膜(Sioz膜)41を形成する。次に、第3図(b)に示されるように、

窒化シリコン膜81をエッチングにより取り除き、N・イオン打ち込みによりソース領域1を形成し、シリコン酸化膜41の間にシリコンのエピタキシャル暦20をエピタキシャル成長させる。さらに、第3図(c)に示されるように、シリコン酸化膜41をエッチングにより取り除き、CVD(Chemical Vapor Deposition) 法によって窒化シリコン膜82を全面に形成する。

次に、第3図(d)に示されるように、 キシャル層20の両側部を残して他の部分の 寛化と リコン膜82を異方性エッチングにより取り除き、 Pイオン打ち込みによりP型領域2を形成する。 ここで、第3図(b)のエピタキシャル層20の成 長において同時にP型にドープすれば、Pイオン 打ち込み工程は不要となる。さらに、第3図(e) に示されるように、P型領域2に対して、 ン打ち込みによりドレイン領域3を形成し、 コン酸82をエッチングにより取り除き、その窒化シリコン膜82をボルのよれていたソース領域1の上部 P型不純物領域2およびドレイン領域3の側部を 囲繞するようにシリコン酸化膜を形成する。これ により、基板6上に形成されたソース領域1、P 型不純物領域2およびドレイン領域3は、シリコ ン酸化膜4により全面が覆われることになる。

ポリシリコン50を取り除く。また、ソース電極は、 ソース領域1から引出されることになる。

本実施例の半導体装置は、上記した製造工程以外にも、公知な様々な方法により製造できること はいうまでもない。

第4図は本発明の半導体装置の他の実施例を示す断面図である。

この第4図に示される半導体装置は、第1図の 半導体装置において、P型半導体基板6をN型半 導体基板60としたものである。このように、N型 半導体で構成した基板60は、その基板60を共通ソ ースとしてアースに落とすこともできる。

また、第4図に示される半導体装置は、第1図の半導体装置において、N・型不純物領域のドレイン領域3をN・型の低不純物濃度領域30aとN・型の高不純物濃度領域30bとを備えたドレイン領域30としたものである。このようにドレイン領域30をP型不純物領域2に接したN・型不純物領域30a上に形成されたN・型不純物領域30bで形成すること(LDD構

造)により、ドレイン電極7からP型不純物領域 2に向かって電圧勾配を設け、ホットキャリアが シリコン酸化膜4中に入り込むのを防止すること ができる。

第5図は本発明の半導体装置のさらに他の実施 例を示す断面図である。

以上の実施例はN型の MISトランジスタについて説明されているが、本発明の半導体装置はP型の MISトランジスタとすることもできるのはいうまでもない。

(発明の効果)

4. 図面の簡単な説明

第1図は本発明に係る半導体装置の一実施例を 示す断面図、

30b ··· N· 型不掩物領域。

特許出顧人

富士 遗株 式会社特許出願代理人

第2図は第1図の半導体装置を真上から見た図、 第3図は第1図の半導体装置の製造工程を説明 するための図、

第4図は本発明の半導体装置の他の実施例を示す断面図、


第5図は本発明の半導体装置のさらに他の実施。 例を示す断面図、

第6図は従来の一般的な MISトランジスタを示す断面図、

第7図は従来の縦型 MISトランジスタの一例を 示す斯面図である。

(符号の説明)

- 1,la,lb…ソース領域、
- 2.2a,2b ··· P 型不維物領域、
- 3,3a,3b,30 ··· ドレイン領域、
- 4,4a,4b ··· シリコン酸化膜、
- 5,5a,5b…ゲート電極、
- 6,60 …基板、
- 7.7a.7b…ドレイン賞権、
- 30a ··· N 型不纯物領域、



本発明に係る半導体装置の一実施例を示す断面図

第 1 図

1・・・ソース領域

2··· P型不純物領域

3・・・ドレイン領域 4・・・シリコン酸化膜


5・・・ゲート電極

6・・・P型半導体基板 7・・・ドレイン電極


ロ・・・・ドレイン

 $G \cdot \cdot \cdot \not\sim - 1$

S・・・ソース




第1図の半導体装置を真上から見た図 第2図





本発明の半導体装置の他の実施例 を示す断面図

第 4 図


30···ドレイン領域 30a···N⁻型不純物領域 30b···N⁺型不純物領域 60···N型半導体基板









82 82 N* 6







第1図の半導体装置の製造工程を 説明するための図

第3图








9・・・レジスト 20・・・エピタキシャル層 41・・・シリコン酸化膜 81,82・・・望化シリコン膜

特開昭63-296281 (ア)




本発明の半導体装置のさらに他の実施例 を示す断面図

第 5 図


D₁,D₂・・・ドレイン
G₁,G₂・・・ゲート
S₁,S₂・・・ソース
1a,1b・・ソース領域
2a,2b・・・P型不純物領域
3a,3b・・・ドレイン領域

4a,4b・・・シリコン酸化膜 5a,5b・・・ゲート電極 7a,7b・・・ドレイン電極 70・・・分離溝



従来の一般的なMISトランジスタ を示す断面図

第6回



従来の模型MISトランジスタの一例

を示す断面図

第7四

100・・・アイソレーション 104,140・・・シリコン酸化度 101,110・・・ソース領域 105,150・・・ゲート電極

102・・・P 型不純物領域 103,130・・・ Pレイン領域